2004 年国際固体素子･材料コンファレンスショートコース
半導体パッケージング技術の最新動向 -SiP を支える要素技術とその応用ー
The Latest JISSO Technology for SiP Solutions

日　時：	2004 年9 月14 日（火） 13::00-17:30
場　所：	タワーホール船堀2F イベントホール（瑞雲・平安）
参加費：	一般15,000 円学生3,000 円
共　催：	エレクトロニクス実装学会
参加申込方法：	SSDM のホームページ(http://www.ssdm.jp)のREGISTRATION のページからお申し込みください。ホームページの参加申し込み受付は9 月1 日まで可能です。それ以降はショートコース当日、会場にてお申し込みください。 ※すべての講演は日本語で行われます。

〒107-8486 東京都港区4-9-17 SSDM 事務局�Mインターグループ内
TEL：03-3479-5131/FAX：03-3423-1601/E-mail：ssdm@intergroup.co.jp

オーガナイザー
青柳昌宏（産総研）、諌田尚哉（日立製作所）、須藤俊夫（東芝）、 高橋健司（ASET）、藤川昇（旭化成）

近年の半導体パッケージの技術開発の進歩は著しく、BGA(Ball Grid Array)、CSP(Chip Scale Package)、さらには複数のチップを1つのパッケージに搭載したSiP(System in Package)により、高密度化、即ちSi の建ぺい率を高める努力がされてきた。このことが日本発デジタル家電や携帯電話の小型化を大きく支え、様々な製品にも浸透してきた。たびたび「SiP vs. SOC」と対比されるが、SiP の組立て工程は、前工程、後工程という従来の枠組みを乗り越え始めており、今後最適解を得るには、互いの技術動向を良く知る必要がある。本ショートコースでは、SiP の様々な形態と将来像、チップ積層プロセス、電気性能上の利点、チップの流通性、応用展望と課題について、第一線の技術者に分かり易いように紹介する。

-講演プログラム-

13:00-13:50 「SiP ロードマップ（SiP とは、なぜSiP か）」西邦彦（日立製作所） 近年SiP は小型化を武器に携帯機器の進歩とともに発展してきた。SiP は今後とも実装技術で重要な位置を占めると予想されるが、ここでは実装技術に於けるSiP の将来像、課題等について解説する。 13:50-14:40 「SiP 実装技術と応用」佐藤俊彦（ルネサステクノロジ） 低ノイズ化等のメリット等を交え、小型化・薄型化というSiP への要求とそれを実現するための組立要素技術の紹介を行う。 14:40-15:30 「チップ積層型SiP を支えるプロセス技術」松嶋良二（東芝・セミコンダクター社） 携帯電話市場やカード市場より求められる高機能、高容量化を実現するパッケージ組立要素技術について紹介する。 15:30-15:50 Break 15:50-16:40 「パッケージ積層型SiP とその展望」市川公也（インテル） SiP の技術的課題とパッケージ積層型SiP の詳細を紹介し、将来のビジョンと技術動向について議論する。 16:40-17:30 「カメラモジュールへの貫通電極技術の適用」高橋健司（ASET） ASETでは超高密度三次元実装を実現するために、プロセス技術を中心に研究を実施し、最終年度には貫通電極技術をCCDに適用する応用研究を行った。そこで得られた成果と本技術の今後の可能性について述べる。